

Chương 9:

CLOCK VÀ BUS

ThS. GVC Tô Oai Hùng

1

1

Nội Dung

1. Giới thiệu.
2. Clock và bus.
3. Cấu trúc bus.
4. Giới thiệu tín hiệu tuần tự (analog) và tín hiệu số (digital).

ThS. GVC Tô Oai Hùng

2

2

9.1 Giới Thiệu

- ❖ Khi đánh giá phần cứng bộ xử lý và thiết lập các yêu cầu cho hệ thống mới, hiệu năng là một trong những thông số chính để xem xét.
- ❖ Thật khó để thực hiện những so sánh hiệu năng giữa các bộ xử lý khác nhau, thậm chí giữa các bộ xử lý trong cùng một họ.
- ❖ Hiệu năng khi bộ xử lý thực hiện ứng dụng không chỉ phụ thuộc vào tốc độ của bộ xử lý mà còn phụ thuộc vào tập lệnh.
- ❖ Thực chất, máy tính là một mạng lưới các thành phần cơ bản: Bộ xử lý, bộ nhớ và thiết bị nhập/xuất.
- ❖ Vì vậy, phải có đường dẫn để kết nối các thành phần này.

ThS. GVC Tô Oai Hùng

3

3

9.1 Giới Thiệu

- ❖ Tập hợp các đường dẫn kết nối các thành phần được gọi là bus.
- ❖ Thiết kế của bus phụ thuộc vào việc trao đổi được thực hiện giữa các thành phần.
- ❖ Trong phần này, chúng ta xem xét một số tiêu chuẩn đo lường về tốc độ bộ xử lý và phương tiện chủ yếu để kết nối các thành phần hệ thống máy tính.

ThS. GVC Tô Oai Hùng

4

4

9.2 Clock và Bus

1. Khái niệm về clock.
2. Tốc độ thực thi lệnh.
3. Khái niệm về bus.
4. Các kiến trúc nhiều bus.

ThS. GVC Tô Oai Hùng

5

5

9.2.1 Khái Niệm về Clock

- ❖ Trong nhiều mạch số, thứ tự mà các sự kiện xảy ra là quan trọng.
- ❖ Để đạt được yêu cầu về các quan hệ thời gian, nhiều mạch số sử dụng mạch xung nhịp (*clock*) để đồng bộ hoá sự thực thi của các thành phần trên mạch.
- ❖ Các hoạt động được thực hiện bởi bộ xử lý, chẳng hạn như lấy lệnh, giải mã lệnh, thực hiện một phép toán số học, ... được chi phối bởi mạch xung nhịp hệ thống (*system clock*).
- ❖ Thông thường, các thao tác bắt đầu bằng xung (*pulse*) của clock.


ThS. GVC Tô Oai Hùng

6

6

Khái Niệm về Clock

- ❖ Tốc độ của bộ xử lý cũng được xác định bởi tần số xung được clock tạo ra (đơn vị Hz).
- ❖ Tín hiệu clock thường được tạo ra bởi tinh thể thạch anh (*quartz crystal*).
- ❖ Khi có điện áp, tinh thể này tạo ra tín hiệu sóng hình sin liên tục (tín hiệu tương tự), sau đó được mạch chuyển đổi thành xung vuông (tín hiệu số), Hình 9.1.



ThS. GVC Tô Oai Hùng


Hình 9.1: Clock hệ thống.

7

7

Khái Niệm về Clock

- ❖ Độ rộng xung nhịp thường là cố định (đối xứng), khoảng thời gian giữa hai xung liên tiếp là như nhau.
- ❖ Khoảng thời gian giữa các cạnh lên (*rising edge*) hay cạnh xuống (*falling edge*) của hai xung liên tiếp nhau gọi là thời gian chu kỳ xung nhịp (*clock cycle time*) hoặc thời gian chu kỳ (*cycle time*), ký hiệu là t , Hình 9.2.



ThS. GVC Tô Oai Hùng

Hình 9.2: Chu kỳ xung nhịp.

8

8

Khái Niệm về Clock

- ❖ Tần số xung nhịp (*clock frequency/clock rate/clock speed*) thường trong khoảng từ 100 MHz đến 4 GHz, ứng với chu kỳ xung nhịp từ:

$$t = 1 / (100 \times 10^6) = 10 \times 10^{-9} \text{ s} = 10 \text{ ns}$$

đến

$$t = 1 / (4 \times 10^9) = 250 \times 10^{-12} \text{ s} = 250 \text{ ps}$$

(pico second).


- ❖ Để tạo sự lệch pha, mắc thêm mạch trì hoãn (*delay*) – Hình 9.3 (a), (b).

ThS. GVC Tô Oai Hùng

9

9

Khái Niệm về Clock



Hình 9.3: (a) Xung nhịp. (b) Biểu đồ thời gian của xung nhịp.

ThS. GVC Tô Oai Hùng

10

10

9.2.2 Tốc Độ Thực Thi Lệnh

- ❖ Một bộ xử lý được điều khiển bởi xung nhịp có tần số f . Tham số I_c được định nghĩa là số lệnh máy được thực thi của một chương trình.
- ❖ Xét định nghĩa số chu kỳ trung bình mỗi lệnh (*average cycles per instruction* - CPI) của một chương trình. Nếu tất cả các lệnh có cùng số chu kỳ xung nhịp, thì CPI là một hằng.
- ❖ Tuy nhiên, số chu kỳ xung nhịp thay đổi với các kiểu lệnh khác nhau. Gọi CPI_i là số chu kỳ của lệnh kiểu i và I_i là số lệnh kiểu i trong n kiểu lệnh trong chương trình.

ThS. GVC Tô Oai Hùng

11

11

Tốc Độ Thực Thi Lệnh

- ❖ CPI được tính như sau:

$$CPI = \frac{\sum_{i=1}^n (CPI_i \times I_i)}{I_c}$$

- ❖ Thời gian CPU (*CPU time*) T mà bộ xử lý cần để thực thi chương trình:

$$T = I_c \times CPI \times t = \frac{I_c \times CPI}{f}$$

- ❖ Một đơn vị thường dùng để đo hiệu suất của bộ xử lý là số triệu lệnh mỗi giây (*millions of instructions per second* - MIPS), còn gọi là tốc độ MIPS (*MIPS rate*).

ThS. GVC Tô Oai Hùng

12

12

Tốc Độ Thực Thi Lệnh

- ❖ MIPS được tính như sau:

$$\text{MIPS} = \frac{I_C}{T \times 10^6} = \frac{f}{\text{CPI} \times 10^6}$$

- ❖ Ví dụ: Xét sự thực thi của chương trình gồm 2,000,000 lệnh trên bộ xử lý 400 MHz. Chương trình gồm bốn kiểu lệnh:

Instruction Type	CPI	Instruction Mix (%)
Arithmetic and logic	1	60
Load/store with cache hit	2	18
Branch	4	12
Memory reference with cache miss	8	10

- ❖ Hãy tính CPI và MIPS khi chương trình được thực thi trên bộ xử lý đơn?

ThS. GVC Tô Oai Hùng

13

13

9.2.3 Khái Niệm về Bus


- ❖ Bus là một tập các đường dẫn/truyền tín hiệu riêng biệt. Mỗi đường được gán một ý nghĩa hay chức năng cụ thể.
- ❖ Đặc điểm chính của bus là môi trường truyền tải dùng chung.
- ❖ Khi có nhiều thiết bị kết nối với bus và tín hiệu được truyền bởi bất kỳ thiết bị nào đều có thể được nhận bởi tất cả thiết bị còn lại.
- ❖ Nếu hai thiết bị truyền trong cùng khoảng thời gian, tín hiệu của chúng sẽ chồng lên nhau và bị cắt ngắn.
- ❖ Bus được phân thành ba nhóm chức năng như Hình 9.4.

ThS. GVC Tô Oai Hùng

14

14

9.2.3 Khái Niệm về Bus



Hình 9.4: Sơ đồ kết nối của bus.

- ❖ Bus dữ liệu:
 - Cung cấp đường truyền dữ liệu giữa các thành phần trong hệ thống.
 - Có thể gồm 32, 64, 128 đường truyền riêng biệt.
 - Số đường truyền này được gọi là độ rộng (*width*).

ThS. GVC Tô Văn Hùng

15

15

Khái Niệm về Bus

- *Độ rộng của bus dữ liệu là nhân tố chính để xác định toàn bộ hiệu suất của hệ thống.*
- ❖ Bus địa chỉ:
 - Được sử dụng để chỉ ra địa chỉ nguồn và đích của dữ liệu trên bus dữ liệu.
 - Nếu bộ xử lý muốn đọc một từ (8, 16 hay 32 bit) dữ liệu từ bộ nhớ, nó đặt địa chỉ của từ cần đọc lên bus địa chỉ.
 - Độ rộng của bus địa chỉ xác định dung lượng tối đa của bộ nhớ mà bộ xử lý có thể truy cập.
 - Bus địa chỉ cũng được sử dụng để xác định địa chỉ của các cổng nhập/xuất.

ThS. GVC Tô Văn Hùng

16

16

Khái Niệm về Bus

- ❖ Bus điều khiển:
 - Được dùng để điều khiển sự truy xuất.
 - Các tín hiệu điều khiển bao gồm:
 - Memory write.
 - Memory read.
 - I/O write.
 - I/O read.
 - Transfer ACK (*acknowledge*).
 - Bus request.
 - Bus grant.
 - Interrupt request.
 - Interrupt ACK
 - Clock.
 - Reset.

ThS. GVC Tô Oai Hùng

17

17

Khái Niệm về Bus

- ❖ Nếu thành phần nào muốn gửi dữ liệu đến thành phần khác, nó phải thực hiện:
 - Chiếm quyền sử dụng bus.
 - Chuyển dữ liệu đến bus.
- ❖ Nếu thành phần nào muốn nhận dữ liệu từ thành phần khác, nó phải thực hiện:
 - Chiếm quyền sử dụng bus.
 - Chuyển yêu cầu đến thành phần khác thông qua các tín hiệu điều khiển và địa chỉ thích hợp.

ThS. GVC Tô Oai Hùng

18

18

9.2.4 Các Kiến Trúc Nhiều Bus

- ❖ Nếu có số lượng lớn thiết bị kết nối với bus, hiệu quả sẽ kém đi. Có hai nguyên nhân chính gây ra:
 - Khi có nhiều thiết bị gắn với bus, chiều dài của bus sẽ lớn hơn khi này sẽ tạo sự trì hoãn của hệ thống.
 - Bus có thể trở thành cổ chai khi nó tập kết tất cả yêu cầu truyền tải dữ liệu.
- ❖ Do vậy, hầu hết các hệ thống máy tính sử dụng nhiều bus.
- ❖ Một phương pháp phổ biến trong công nghệ là xây dựng bus tốc độ cao (*high-speed bus*).


ThS. GVC Tô Oai Hùng

19

19

Các Kiến Trúc Nhiều Bus

- ❖ Hình 9.5 cho thấy kiến trúc tiêu biểu của phương pháp này.



Hình 9.5: Kiến trúc hiệu suất cao.

20

20

9.3 Cấu Trúc Bus


1. Cấu trúc bus của Core i7.
2. Một số chuẩn của thiết bị nhập/xuất (IDE, SATA, USB).
3. Bus PCI và PCI Express.
4. Các phương pháp nhập/xuất.

ThS. GVC Tô Oai Hùng

21

21

9.3.1 Cấu Trúc Bus của Core i7



Hình 9.6:
Cấu trúc
bus của
hệ thống
Core i7.

ThS. GVC

22

22

Cấu Trúc Bus của Core i7

- ❖ Trong hệ thống Core i7, một số thành phần được kết nối trực tiếp với bộ xử lý.
- ❖ Hai kênh bộ nhớ DDR3 (*Double Data Rate 3* – RAM có tốc độ dữ liệu gấp đôi thế hệ thứ 3) với tần số xung nhịp là 1333 MHz, kết nối đến bộ nhớ chính và cung cấp băng thông 10 GB/s mỗi kênh.
- ❖ Cũng kết nối với bộ xử lý là một kênh PCI Express có 16 Lane, kênh này có thể cấu hình thành bus PCI Express đơn 16 bit hoặc hai bus PCI Express 8 bit độc lập nhau.
- ❖ 16 Lane cung cấp băng thông 16 GB/s đến các thiết bị nhập/xuất.

ThS. GVC Tô Oai Hùng

23

23

Cấu Trúc Bus của Core i7

- ❖ Bộ xử lý kết nối đến chip P67 thông qua giao diện đa phương tiện trực tiếp nối tiếp (*Direct media interface* - DMI) có băng thông là 20 Gb/s (2.5 GB/s).
- ❖ P67 cung cấp giao tiếp đến một số thiết bị nhập/xuất hiện đại hiệu suất cao.
- ❖ 8 Lane PCI Express được thêm vào, cùng với đĩa SATA. P67 cũng kết nối với 14 USB 2.0, Ethernet 10 Gbps và card âm thanh.
- ❖ Chip ICH10 (chip cầu nam) được kết nối với các thiết bị cũ. Nó cũng được kết nối với P67 thông qua bus DMI tốc độ thấp hơn.

ThS. GVC Tô Oai Hùng

24

24

Cấu Trúc Bus của Core i7

- ❖ Chip ICH10 kết nối với bus PCI, Ethernet 1 Gbps, các cổng USB, bus PCI Express kiểu cũ và SATA.
- ❖ Các hệ thống mới hơn không kết nối với ICH10, nó chỉ được sử dụng khi hệ thống cần kết nối với các thiết bị cũ.

ThS. GVC Tô Oai Hùng

25

25

9.3.2 Một Số Chuẩn của Thiết Bị Nhập Xuất

- ❖ IDE.
- ❖ SATA.
- ❖ USB.

ThS. GVC Tô Oai Hùng

26

26

Chuẩn IDE


- ❖ Các máy tính phổ biến trước đây đều dùng chuẩn IDE (Integrated Drive Electronics - mạch điện tử tích hợp trong ổ đĩa) - còn được gọi là ATA (Advanced Technology Attachment) - để gắn các loại ổ đĩa cứng HDD (Hard Disk Drive), đĩa CD-ROM, ...
- ❖ IDE được giới thiệu vào giữa thập niên 1980, nó là một chuẩn giao diện, được dùng trực tiếp bởi bo mạch chủ của máy tính để truyền tải thông tin qua lại với ổ đĩa cứng hay ổ đĩa quang.
- ❖ IDE bị giới hạn dung lượng đĩa tối đa là 504 MB và có tốc độ tương đối chậm (Hình 9.7).

ThS. GVC Tô Oai Hùng

27

27

Chuẩn IDE



Hình 9.7: Chuẩn đĩa cứng IDE.

ThS. GVC Tô Oai Hùng

28

28

Chuẩn EIDE

- ❖ EIDE (*Extended IDE* – IDE mở rộng) – còn được gọi là ATA-2.
- ❖ Chuẩn này cho phép gia tăng dung lượng ổ đĩa lên tới hơn 8 GB, tăng tốc độ truyền tải dữ liệu lên hơn hai lần khả năng của IDE.
- ❖ Công nghệ về đĩa tiếp tục được mở rộng, chuẩn EIDE tiếp tục phát triển, nhưng vì một số lý do, các chuẩn sau đó của EIDE được gọi là ATA-3, ATAPI-4 (*ATA Packet Interface*), ...

ThS. GVC Tô Oai Hùng

29

29

Chuẩn SATA


- ❖ SATA (*Serial Advanced Technology Attachment*) là một chuẩn ổ đĩa cứng được tạo nhằm mục đích thay thế cho giao diện IDE.
- ❖ SATA có tốc độ truyền tải khoảng 150 MB/s hoặc 300 MB/s so với tốc độ tối đa 133 MB/s trong các công nghệ trước đây.
- ❖ SATA là một công nghệ khác, cho phép truyền tải theo chế độ nối tiếp.
- ❖ Tốc độ truyền tải của chuẩn SATA là 150 MB/s và có thể lên đến 1.5 GB/s. Hình 9.8 cho thấy kích thước các đầu cắm của chuẩn ATA (40 chân) và SATA (7 chân).

ThS. GVC Tô Oai Hùng

30

30

Chuẩn SATA



Hình 9.8: Chuẩn đĩa cứng SATA.

ThS. GVC Tô Oai Hùng

31

31

Chuẩn USB

- ❖ USB (Universal Serial Bus – bus/giao diện tuần tự đa dụng) là một chuẩn kết nối tuần tự đa dụng trong máy tính.
- ❖ USB sử dụng để kết nối các thiết bị ngoại vi với máy tính, chúng thường được thiết kế dưới dạng các đầu cắm cho các thiết bị tuân theo chuẩn Cắm-và-chạy (Plug-and-Play) với tính năng cắm nóng thiết bị.
- ❖ Tháng 1/1996, chuẩn USB 1.0 được công bố. Ở thời điểm này, những mẫu USB đầu tiên có tốc độ từ 1.5 Mbps đến 12 Mbps.
- ❖ Do nhu cầu về tốc độ truyền tải lớn đã khiến cho chuẩn USB 2.0 ra đời vào tháng 4/2000.

ThS. GVC Tô Oai Hùng

32

32

Chuẩn USB

- ❖ USB thế hệ hai có tốc độ lên tới 480 Mbps, cao hơn thế hệ cũ khoảng 40 lần.
- ❖ Tháng 11/2008, chuẩn USB 3.0 ra đời. Tốc độ của kết nối USB 3.0 lúc này đã đạt mức 5 Gbps tương đương với 5,000 Mbps, nhanh hơn USB 2.0 khoảng 10 lần (Hình 9.9).

ThS. GVC Tô Oai Hùng

33

33

Chuẩn USB



Hình 9.9: Chân và khe cắm của USB 2.0 và 3.0.

ThS. GVC Tô Oai Hùng

34

34

9.3.3 Bus PCI và PCI Express

- ❖ Bus PCI (*peripheral component interconnect*) được thiết kế bởi Intel năm 1990. Ưu điểm của bus PCI là cấu trúc 32/64 bit dữ liệu, rộng hơn so với bus ISA (*industry standard architecture* – Kiến trúc chuẩn công nghiệp) và tần số của bus PCI cũng nhanh hơn.
- ❖ Một máy tính thường chứa hai hay nhiều hơn khe cắm PCI (*PCI slot*) cho phép người dùng cắm vào các bản mạch nhập/xuất PCI của thiết bị ngoại vi mới.

ThS. GVC Tô Oai Hùng

35

35

Bus PCI và PCI Express

- ❖ Tốc độ của bus PCI không thể đáp ứng với yêu cầu tốc độ truy xuất dữ liệu của các thiết bị mới.
- ❖ Một phiên bản mới được gọi là PCI Express (*PCIe*) đã được phát triển nhằm thay thế PCI.
- ❖ Hầu hết các máy tính hiện đại hỗ trợ cả hai: Bus PCI và PCI Express.
- ❖ Thông số của một số bus PCIe được cho thấy ở bảng sau:

ThS. GVC Tô Oai Hùng

36

36


Bus PCI và PCI Express

Bus Type	Bus Width	Bus Speed	MB/sec
PCIe 1.0×1	1 bit	2.5 GHz	250 MB/s
PCIe 1.0×4	4 bit	2.5 GHz	1.000 MB/s
PCIe 1.0×8	8 bit	2.5 GHz	2.000 MB/s
PCIe 1.0×16	16 bit	2.5 GHz	4.000 MB/s
PCIe 2.0×1	1 bit	5 GHz	500 MB/s
PCIe 2.0×4	4 bit	5 GHz	2.000 MB/s
PCIe 2.0×8	8 bit	5 GHz	4.000 MB/s
PCIe 2.0×16	16 bit	5 GHz	8.000 MB/s
PCIe 3.0×1	1 bit	8 GHz	1.000 MB/s
PCIe 3.0×4	4 bit	8 GHz	4.000 MB/s
PCIe 3.0×8	8 bit	8 GHz	8.000 MB/s
PCIe 3.0×16	16 bit	8 GHz	16.000 MB/s

37

Bus PCI và PCI Express

❖ Hình 9.10 cho thấy một số khe cắm chuẩn PCI và PCIe.



Hình 9.10: Các khe cắm PCI và PCIe trên bo mạch chính.

38

38

9.4 Giới Thiệu Tín Hiệu Tương Tự và Tín Hiệu Số

1. Khái niệm về tín hiệu.
2. Phân loại tín hiệu.
3. Tín hiệu số.
4. Tín hiệu tương tự.
5. Sự khác biệt chính giữa tín hiệu số và tương tự.
6. Ưu nhược điểm của tín hiệu số
7. Ưu nhược điểm của tín tương tự.

ThS. GVC Tô Oai Hùng

39

39

Khái Niệm Về Tín Hiệu

- ❖ Tín hiệu là một đại lượng vật lý có chứa thông tin hay dữ liệu mà có thể truyền đi và tách thông tin ra được.
- ❖ Về phương diện toán học, các tín hiệu được biểu diễn như những hàm số của một hay nhiều biến độc lập.
- ❖ Chẳng hạn, tín hiệu tiếng nói được biểu thị như một hàm số của thời gian, còn tín hiệu hình ảnh thì lại được biểu thị như một hàm số của độ sáng.

ThS. GVC Tô Oai Hùng

40

40

Phân Loại Tín Hiệu

- ❖ Xét về dạng sóng và sự liên tục, người ta phân tín hiệu ra thành 2 loại cơ bản:
 - Tín hiệu số (*digital*) hay rời rạc thời gian.
 - Tín hiệu tương tự (*analog*) hay liên tục thời gian.

ThS. GVC Tô Oai Hùng

41

41

Tín Hiệu Số



Tín hiệu số (tín hiệu rời rạc).


- ❖ Tín hiệu số chỉ bao gồm mức thấp và cao (biểu thị bằng giá trị 0 và 1), tức là không liên tục.
- ❖ Trong phần lớn các mạch số và máy tính, điện thế cao (thường là 5v) được thể hiện là mức 1, điện thế thấp (thường là 0v) được thể hiện là mức 0.
- ❖ Một số tín hiệu số như: Nút nhấn, công tắc, cảm biến, công tắc hành trình, ...

ThS. GVC Tô Oai Hùng

42

42

Tín Hiệu Tương Tự



Tín hiệu tương tự (tín hiệu liên tục).

- ❖ Đồ thị biểu diễn tín hiệu tương tự là một đường liên tục (ví dụ sin, cos hoặc đường cong lên xuống bất kỳ).
- ❖ Được gọi là tương tự, nghĩa là sau 1 chu kỳ thời gian, tín hiệu sẽ được lặp lại và chỉ khác nhau về cường độ.
- ❖ Một số tín hiệu tương tự như: Nhiệt độ, độ ẩm, áp suất, âm thanh, ánh sáng, tốc độ, trọng lượng, tần số, ...

ThS. GVC Tô Oai Hùng

43

43

Sự Khác Biệt Chính Giữa Tín Hiệu Số và Tương Tự

Tín hiệu tương tự	Tín hiệu số
Tín hiệu liên tục đại diện cho các phép đo vật lý.	Tín hiệu rời rạc theo thời gian được tạo ra bằng cách sử dụng điều chế kỹ thuật số.
Biểu thị bằng sóng hình sin.	Biểu thị bằng sóng vuông.
Sử dụng một dải giá trị liên tục để biểu diễn thông tin.	Sử dụng 0 và 1 rời rạc để biểu diễn thông tin.
Phù hợp để truyền âm thanh và hình ảnh	Phù hợp với máy tính và điện tử kỹ thuật số

ThS. GVC Tô Oai Hùng

44

44

Ưu Nhược Điểm của Tín Hiệu Số

❖ Ưu điểm:

- Tín hiệu số có thể truyền tải thông tin với ít ảnh hưởng của nhiễu.
- Xử lý tín hiệu số linh hoạt hơn vì có thể lập trình kỹ thuật số.
- Xử lý tín hiệu số an toàn hơn vì thông tin kỹ thuật số có thể được mã hóa và nén dễ dàng.
- Hệ thống kỹ thuật số chính xác hơn và xác suất xảy ra lỗi có thể được giảm bớt bằng cách sử dụng các mã phát hiện và sửa lỗi.

ThS. GVC Tô Oai Hùng

45

45

Ưu Nhược Điểm của Tín Hiệu Số

- Tín hiệu số có thể dễ dàng được lưu trữ trên bất kỳ phương tiện từ tính hoặc phương tiện quang học nào sử dụng chip bán dẫn.
- Tín hiệu số có thể được truyền trên một khoảng cách xa.

❖ Nhược điểm:

- Cần có băng thông cao hơn cho truyền thông số khi so sánh với truyền thông tin tương tự.
- Xử lý tín hiệu số thường phức tạp hơn.

ThS. GVC Tô Oai Hùng

46

46

Ưu Nhược Điểm của Tín Hiệu Tương Tự

❖ Ưu điểm:

- Tín hiệu tương tự dễ xử lý hơn.
- Tín hiệu tương tự phù hợp nhất để truyền âm thanh và hình ảnh.
- Tín hiệu tương tự có mật độ cao hơn nhiều và có thể trình bày thông tin tinh tế hơn.
- Tín hiệu tương tự sử dụng ít băng thông hơn tín hiệu số.
- Tín hiệu tương tự cung cấp sự thể hiện chính xác hơn những thay đổi trong các hiện tượng vật lý (như âm thanh, ánh sáng, nhiệt độ, vị trí hoặc áp suất).

ThS. GVC Tô Oai Hùng

47

47

Ưu Nhược Điểm của Tín Hiệu Tương Tự

❖ Nhược điểm:

- Việc truyền dữ liệu ở khoảng cách xa có thể gây ra nhiễu tín hiệu không mong muốn.
- Tín hiệu tương tự có thể bị nhiễu và biến dạng, trái ngược với tín hiệu số có khả năng miễn nhiễu cao hơn nhiều.
- Tín hiệu tương tự thường có tín hiệu chất lượng thấp hơn tín hiệu số.

ThS. GVC Tô Oai Hùng

48

48